新版 PLL 频率合成器设计软件（ADI）

Analog Devices Inc. (ADI)和提供覆盖整个 RF 信号链的 RF IC 功能模块的全球领导者宣布发布 ADIsimPLL(TM) 3.3版，这是其大获成功的锁相环 (PLL) 电路设计和评估工具的最新版本。ADIsimPLL 3.3版可协助用户对采用 ADI PLL 频率合成器的 RF 系统进行评估、设计和故障排除，可从 ADI 网站 ( http://www.analog.com/ADIsimPLL ) 免费下载。

ADIsimPLL 3.3版完全兼容先前发布的各个版本，以原有的优势为基础，增加了对16种新器件的支持，提高了相位噪声建模精度，完善了小数-N 分频杂散水平估算，同时还增强了该工具的新设计向导 (New Design Wizard) 、时间仿真引擎 (Time Simulation Engine) 和时域仿真器 (Time Domain Simulator) 等功能。这些创新功能进一步免去了设计过程中耗费时间的重复劳动，最终加快上市速度。

关于 ADIsimPLL 3.3版

ADIsimPLL 3.3版新增了一些器件，包括最近发布的 ADF4150HV和 ADF4158频率合成器；ADF5000、ADF5001和 ADF5002 RF 预分频器；集成小数-N 分频 PLL 的高度集成 ADRF670x 正交调制器；集成小数-N 分频 PLL和 VCO 的 ADRF660x 混频器；ADRF6750正交调制器和 ADRF6655混频器。为了支持这些新款的高度集成解决方案，ADIsimPLL 设计工具中增加了通过对 VCO 信号进行分频来获得更多频率输出的功能。与此同时，该工具的仿真和评估功能也得到了显著改进和增强。通过增加来自数字分频器和鉴相器的1/f 相位噪声贡献，相位噪声仿真算法得以改善，从而在接近载波到宽带本底噪声，提高了相位噪声的预测精度。

为便于估算小数-N 分频杂散水平，新版本会计算并在相位噪声图上显示前三个小数-N 分频杂散的最差情况幅度的新估算值，这样用户就可以评估不同的环路滤波器拓扑结构设计参数，以对这些杂散信号的效应进行管理。另外，设计工具的多种功能得到了增强，包括时域仿真器 (Time Domain Simulator) 对各种可用调制选项建模的功能，以及用户可从新设计向导 (New Design Wizard) 中选择多种选项以产生所需频率的功能。此外，新版本还提供了次级输出的输出页，以便在显示相位噪声时可以选择不同的配置选项，时间仿真引擎 (Time Simulation Engine) 也得到了进一步增强，可精确地模拟抗反冲脉冲效应。