低功耗DDR2动态存储控制器（ARM）

ARM公司近日发布了ARM® PrimeCell® 低功耗 DDR2 （LPDDR2）动态存储控制器（PL342），该存储控制器为LPDDR2存储系统提供高性能接口，提供比LPDDR存储系统高两倍以上的带宽，并提供比标准DDR2存储器高得多的功耗效率。
PL342存储控制器补充了ARM现有的范围广泛的存储控制器和物理IP，它将帮助SoC设计师充分利用LPDDR2，尤其在应用程序方面，例如移动多媒体、网络和消费者应用等，这些都要求高带宽低功耗，并且有要求访问共享存储器的多重总线控制。LPDDR2存储器正作为面向下一代移动设备和嵌入式应用的重要解决方案逐渐兴起，而ARM也一直是定义LPDDR2标准的JEDEC委员会中的积极参与者。
ARM PL342动态存储控制器为AMBA® 3AXI™ 协议和LPDDR2存储器提供了一个高度可配置的接口，使得存储器接口能够提供突破性的效率，通过仲裁和调度管理命令执行，提供服务质量（QoS）支持，并通过将存取器读取时间最小化实现SoC性能的最大化。另外PL342存储控制器具有大量的节能功能，包括在不影响数据流的前提下部分和全部关闭电源和提前给存储器充电。
PL342存储控制器的模块化设计使它能够通过改造来满足多种动态存储器的使用需求。未来的产品中还会加入对新的存储器种类的支持，从而为现有的和计划中的CPU和GPU核提供最佳的解决方案。
PL342存储控制器是ARM存储控制器系列新产品中的一个。其他新产品包括：
•  广受欢迎的PL340 DDR/LPDDR动态存储控制器的新版本，提供对LPDDR-NVM的支持
•  PL341 DDR2动态存储控制器的新版本，提供对ECC（错误更正码)的支持——这对汽车和网络应用来说至关重要。
ARM Fabric IP副总裁Keith Clarke表示：“由于对LPDDR2的使用越来越广泛，设计师需要新的方法来填补外部存储器和SoC处理器在性能表现方面的差距，从而充分利用先进的低功耗存储器系统。ARM PL342动态存储控制器能够帮助实现存储器接口效率的最大化，恢复时间的最小化，确保QoS，同时将功耗最小化。ARM致力于内部互连和外设IP方面的不断创新，从而为主芯片板（backplane）提供整合的、优化的解决方案。”