微控梦想

搜索:
您的位置: 首页 > 网络 > » 正文

LSI逻辑ASIC设计的低功耗SATA核

时间:   来源:嵌入网   作者:佚名   阅读:

LSI逻辑近日宣布,其CoreWare® IP中又增加了一款SATA核,该SATA核为LSI逻辑的用户提供了一款高性能的存储接口,可以很容易地集成到基于单元的ASIC设计或RapidChip®平台的ASIC设计中。LSI逻辑的SATA核已预先在硅片上得到验证,并兼容SATA II规范,它大大缩短了存储系统、消费电子、办公自动化等产品的开发时间,并降低了产品开发的风险。

 “SATA作为ATA下一阶段的技术 正被迅速应用,它提供了更强大的可量测性(scalability)、更简单的安装和更快的性能,并保持了对现有并行ATA设备的向后兼容,”IDC半导体研究部的项目经理Sean Lavey说,“在未来几年内I/O速度将达到6Gbps ,SATA将很快能充分满足整个市场对高端企业级服务器的需求。”

LSI逻辑的SATA核IP可以被集成以满足设备端或主机端系统的需要,该SATA核的模块化设计(modular design)包括:物理层(physical layer ,PHY)、链路层(link layers)以及传输层(transport layers),并用一个数据缓冲管理器接口来实现与应用层的互操作,LSI逻辑的GigaBlaze® SerDes核已被优化设计用于物理层以满足高速协议的需要,而SATA核则在GigaBlaze SerDes支持1.5 Gbps 和 3.0 Gbps操作中起着关键作用,它还允许定制frame/FIS的产生和接收,实现设备的灵活操作。


------------ ---------- ----------- ---------- --------- -------- ------- ------ ----- ---- --- -- -  -  -